This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-224254

(43)Date of publication of application: 06.09.1990

(51)Int.CI.

H01L 21/336

G02F 1/136

H01L 29/784

(21)Application number: 01-043028

(71)Applicant: HITACHI LTD

(22)Date of filing:

27.02.1989

(72)Inventor: MATSUZAKI EIJI

TAKANO TAKAO


KOSHIMO TOSHIYUKI YORITOMI YOSHIFUMI KENMOCHI AKIHIRO

(54) THIN FILM TRANSISTOR, MANUFACTURE THEREOF, MATRIX CIRCUIT SUBSTRATE, AND PICTURE DISPLAY USING IT

(57)Abstract:

PURPOSE: To improve a characteristic by providing a thin film having a property to conduct electrons to the interface between the second and third electrodes provided on a semiconductor thin film pattern as a drain electrode and a source electrode for blocking positive holes.

CONSTITUTION: A first electrode pattern 2 provided on an insulating substrate 1 as a gate electrode, a first insulating film 3 provided as a gate insulating film so as to cover this, and a semiconductor thin film pattern 4 provided on this insulating film 3 overlapping the first electrode pattern 2 while having a limitted region for existence, are provided. Further, second and third electrodes 5 and 6 provided on a pattern 4 coating a part thereof while being mutually separated as a drain electrode and a source electrode, are provided. Then, a thin film 10 containing silicon oxide having a property to conduct electrons to the interface between the second and third electrodes 5 and 6 on a semiconductor thin film pattern 4 for blocking positive holes, is provided. Thereby, a process relating to an n-type silicon thin film to be used for electric contact of the drain electrode 5 and the source electrode 6 can be omitted so as to improve a characteristic.



LEGAĻ STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

Trinta of vanishmentian?

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

00 特許出願公開

四公開特許公報(A) 平2-224254

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)9月6日

H 01 L 21/336

8624-5F 8624-5F H 01 L 29/78 3 1 1 Α×

審査請求 未請求 請求項の数 8

(全11頁)

図発明の名称

薄膜トランジスタ及びその製造方法並びにそれを用いたマトリクス

回路基板と画像表示装置

頭 平1-43028 ②特

頭 平1(1989)2月27日 忽出

崎 松 72発 明 者

永

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所生産技術研究所内

高 野 者 個発 明

男 隆

之

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所生産技術研究所内

仰発 明 者 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所生産技術研究所内

株式会社日立製作所 顧 人 の出

09代 理 人

弁理士 中村 純之助

最終頁に続く

東京都千代田区神田駿河台4丁目6番地

阳 濉

1、発明の名称

避難トランジスタ及びその製造方法並びにそれ を用いたマトリクス回路基板と関係表示装置

2. 特許請求の範囲

1.絶縁性基板上にゲート電極として設けられた 第1の電極パターンと、少なくともこの電極パ ターンを覆うようにゲート絶縁膜として設けら れた第1の絶縁膜と、この絶縁膜上に前記第1 の電極パターンと重りあいかつ存在領域を限定 して設けられたシリコンを主成分とする半導体 荐膜パターンと、この半導体荐膜パターン上に その一部を被覆しかつ互に離倒してドレイン電 極及びソース電極として設けられた第2及び第 3電極とを有して成る薄膜トランジスタにおい て、前紀半導体釋膜パターン上の少なくとも前 紀鶴2及び鶴3億極との界面に電子を通し正孔 をプロックする住費を有する酸化シリコンを含 む芽膜を取けて成ることを特徴とする荐願トラ

ンジスタ、

- 2. 上記機化シリコンを含む薄膜に、周期律表第 V族元表の少なくとも1種を含有せしめたこと を特徴とする請求項1記載の蒋謨トランジスタ。
- 3、上記酸化シリコンを含む薄膜の厚さを0.5~ 10amとしたことを特徴とする趙求項1もしくは 2 記載の薄膜トランジスタ。
- 4.絶縁性基板上にゲート電板となる第1の電極 パターンを形成する工程、このゲート電攝とな る館1の電極パターンを覆うようにゲート絶縁 膜となる第1の絶辞膜を形成する工程、このゲ 一ト鋳量階上にシリコンを主成分とする非晶質 半連体薄膜パターンを形成する工程、この非晶 樹半準体薄膜パターンの表層部を酸化して電子 を通し正孔をプロックする性質を有する酸化シ リコンを含む釋膜を形成する工器、及び前記簿 膜を介してドレイン電極及びソース電極となる 第2及び第3の電極パターンを形成する工程を 有して成る簡求項1記載の稼騰トランジスタの 製造方法.

- 5. 上記酸化シリコンを含む薄膜を形成する工程において、上記非晶質半導体薄膜パターンの表層部を酸化して電子を通し正孔をブロックする性質を有する酸化シリコンを含む薄膜を形成する際に周期律表類 V 族元素の少なくとも 1 種を含有せしめて形成して成る譜求項 4 記載の薄膜トランジスタの製造方法。
- 6. 上記酸化シリコンを含む薄膜の膜厚を0.5~ 10mm形成して成る詰求項4もしくは5配載の薄膜トランジスタの製造方法。
- 7. 純緑性基板上に薄膜トランジスタを複数個マトリクス状に設け、同じ行に存在する薄膜 間 じ 行に存在する薄膜 間 で が スタのゲート 電極となる第1の電極を相互に接続して第2のボスラインと レインとなる 神膜トランジスタのドレイン まいて なるアクティブマトリクス回路基板。

以下、a-SiTFTと略す)はアクティブマト リクス駆動型画像表示装置のスイッチング楽子と して注目されている。

第8図に現在最も多く用いられている a - Si TPTの構造と製造工程を示す。以下、同図(a) ~ (e)の製造工程図に従って、a - Si TFT の構造を説明する。

- (a) ガラス板等の絶縁性基板1上にクロム (Cr) 等の金属からなるゲート電腦 (第1の電極) パターン2を形成する。
- (b) プラズマCVD (Chemical Vapor Deposition) 法等により、ゲート絶縁膜 3 として用いるシリコン窒化膜 (Silicon Mitride膜、以下、SiN膜と略す)、半導体審膜 (活性層) 4 として用いるa-Si膜、電極部接触のためのリン (P)をドーピングしたn型のa-Si膜50を順次成膜する。
- (c) 通常のホトレジスト工程とドライエッチングにより表面に n 型の a Si膜50を有する半導体はパターン4を形成する。

- 8. 請求項7記載のアクティブマトリクス IB 路基板に設けられた薄膜トランジスタのソース 民電 を接続に表示画楽電極を接続し、かかる表示画楽電極に対向して、対向電極が動けられると共に前記表示画楽電極と前記対向電極の間隙に電圧印加により状態変化の生ずる表示物質が充填、密閉されて表示セルを構成してなる関像表示装置。
- 3.発明の辞稿な説明

(産業上の利用分野)

本発明は穆膜トランジスタ及びその製造方法並びにそれを用いたアクティブマトリクス回路基礎と習像表示装置に係り、特に、製造工程の短縮化と歩留り向上に好適な薄膜トランジスタ及びその製造方法並びにそれを用いたアクティブマトリクス回路基板と関係表示装置に関する。

【従来の技術】

非晶質シリコン (amorphous Silicon、以下 a - Siと略す) を半導体層とした確康トランジスタ (amorphous Silicon Thin Film Iransistor、

- (d)ドレイン電極として動く第2の電極5とソ ース電極として働く第3の電極6を形成する。
- (e) 第2の電極5と第3の電極6の間に存在する薄膜トランジスタのチャネル部より、ドライエッチング法等によりn型のa-Si膜50を除去する。

以上で a ー S i T F T が完成し、第 1 の電極が 第 1 のパスラインに、第 2 の電極が第 2 のパスラ インに、第 3 の電極が表示直崇電極に それぞれ接 続されたり、更に、保護膜を設ける等して、アク ティブマトリクス駆動型画像表示装置に用いられ エレス

上記従来技術では、第8回(c)の工程に示したようにドレイン電信5とソース電信6の間のチャネル部より抵抗の低いn型のaーSi膜50を除去しなければならない。しかし、半導体膜パターン4を構成するaーSi膜上のn型aーSi膜50を選択的にエッチングする技術が確立されておらず、下地のaーSi膜4までエッチングしてしまい、この工程での不良発生は、大きな問題となること

があった。そこで、止むの n 型 a - Si膜 4 を形成し、上部の n 型 a - Si膜 50の選択 エッチングに段しては下地 a - Si膜 4 が多少エッチングに及しては 見込んで処理せざるを 特な カッチングされることを見込んで処理せざる を であった。トランジスタの特性することが必要であった。トランジスタの特性である上でであり、そのため、この a - Si膜 50に関連するのため、このにする が として、例 2 は 特別 昭61 - 234080 号に記述される 周期 仲 表第 V 族元 第 を お で と で 電 極 を 形成 と せ る 方 法 が と で 電 極 を 形成 と せ る 方 法 が と で 電 極 と 形成 と せ る 方 法 が と ま れ て いる。

(発明が解決しようとする課題)

しかるに、前記n型の a - Si膜の形成プロセスを省略した不純物含有の電極材料はクロムや銀を用いた電極に0.1%以下のリンを含有せしめた材料であり、電極パターン形成後は下地非品質シリコン界面と良好なオーミックコンタクトを実現するためには熱処理が必要である。そのために非

ト電極として設けられた第1の電極パターンと、 少なくともこの電極パターンを覆うようにゲート 絶縁膜として設けられた第1の絶縁膜と、この絶 森膜上に前記第1の電極パターンと重りあいかつ 存在領域を限定して設けられたシリコンを主成分 とする半導体導膜パターンと、この半導体導膜パ ターン上にその一部を被覆しかつ互に離間してど、 レイン電極及びソース電極として設けられた第2 及び第3種極とを有して成る奪譲トランジスタに おいて、前記半導体等膜パターン上の少なくとも 前記第2及び第3電極との界面に電子を通し正孔 をプロックする性質を有する酸化シリコンを含む 荐謨を設けて成ることを特徴とする荐膜トランジ スタにより、また好ましくは(2)上記職化シリ コンを含む薄膜に、足期体表第V族元素の少なく とも1種を含有せしめることにより、さらに好ま しくは (3) 上記 (1)、(2) の酸化シリコン を含む蒜膜の厚みをそれぞれ0.5~10nmとした蒜 腹トランジスタにより達成される。

上記第2の目的は、(1)絶縁性基根上にゲー

品質シリコンを250で以上の高温にさらすと、非 品質シリコン中に含まれた水楽が放出されるため、 非品質シリコンに250で以上の温度を与えることができない。このため、250で以下の熱処理と、 リン濃度0.1%以下の電極材料を用いて、良好な オーミック接触や存譲トランジスタにおける電子 注入や正孔阻止の機能を有するn型の a — Si層 を、非品質シリコンと電極の非面に安定して形成 することは困難であった。

本発明の目的は、上記従来の問題点を解決することにあり、その第1の目的は、n型のaー S1 膜に関連するプロセスを省略しても、従い物はこれを選集トランジスタと同等以上のの主義というというと、第2の目的はそれを用いたです。 では、そのようには、まるにある。

{課題を解決するための手段}

上記第1の目的は、(1)絶縁性基板上にゲー

ト電視となる第1の電極パターンを形成する工程、 このゲート電極となる第1の電極パターンを覆う ようにゲート絶縁膜となる第1の絶縁膜を形成す る工程、このゲート絶縁膜上にシリコンを主成分 とする非晶質半導体薄膜パターンを形成する工程、 この非品質半導体存譲パターンの表層部を酸化し て電子を通し正孔をプロックする性質を有する酸 化シリコンを含む釋騰を形成する工程、及び前記 **稼讃を介してドレイン電極及びソース電極となる** 第2及び第3の電極パターンを形成する工程を有 して成る뽥膿トランジスタの製造方法により、ま た好ましくは (2) 上記酸化シリコンを含む群膜 を形成する工程において、上記非品質半導体存膜 パターンの表層部を酸化して電子を通し正孔をブ ロックする性質を有する酸化シリコンを含む蕁膜 を形成する際に期期律製第 V 族元素の少なくとも 1種を含有せしめて形成することにより、 さらに 好ましくは上記(1)、(2)の酸化シリコンを 含む存腹の膜厚をそれぞれ0.5~10mm形成して成 る稼農トランジスタの製造方法により達成するこ

とができる。

なお、上記シリコンを主成分とする非晶質半導体準膜パターンの表層部を酸化して電子を通し正孔をプロックする性質を有する薄膜を形成する好ましい工程としては、以下のような工程を挙げることができる。

(a)、酸化剂(たとえば、硝酸、亞硝酸、過マンガン酸、クロム酸、過酸化水素、硫酸など)を含む水溶液による前記半導体薄膜の表面処理工程。(b)、少なくともリン酸を含む水溶液あるいは少なくともリン酸と酸化剂を含む水溶液による前記半導体薄膜の表面処理工程。これにより、周期体表館 V 族元素としてリンを含む酸化シリコン膜が形成できる。

(c)、温度が50℃以上の温水による前記半導体 環際の表面処理工程。

(d)、O₂、O₂、N₂O、H₂O及びCO₂の少なくとも1種を含む気体中で、100℃~300℃の温度で行う熱処理工程。典型的な処理例としては、大気中において上配温度で行う熱処理工程。

ことのできる本発明のアクティブマトリクス回路 基板に設けられた薄膜トランジスタのソース電極 となる各第3電極に表示西楽電極を接続し、かか る表示面楽電極に対向して、対向電極が設けられ ると共に前記表示面楽電極と前記対向電極の間歇 に電圧印加により状態変化の生ずる表示物質が充 壊、密閉されて表示セルを構成してなる面像表示 装置により、達成される。

上記の電圧印加により状態変化を生ずる表示物質として代表的なものは液晶であるが、その値表示セルの構造により、例えばプラズマ放電用ガス、 發光体等の周知の表示物質をも使用することができる。

(作用)

従来のn型の非晶質シリコンに関するプロセス (成膜工程とチャネル部からの除去工程)を省略 するには以下の条件を満たす必要がある。

条件1:チャネル部の非晶質シリコン膜の低抵抗

化を防止しなければならない。

条件Ⅱ:ゲート電極にオン信号を与えたときは、

(a)、Oz、Oz、NzO、HzO、COzの少な くとも1種を含むガスプラズマによる前記半導体 稼襲の表面処理工器。

(f)、(e)に記載したガスプラズマに周期律 表類 V 族元素を含む気体を添加したガスプラズマ による前記半導体薄膜の表面処理工程。これによ り、周期律表第 V 族元素を含む酸化シリコン膜が 形成できる。

上記第3の目的は、純緑性基板上に薄膜トランジスタを複数個マトリクス状に設け、同じ行に存在する薄膜トランジスタのゲート電極となる第1の電極を相互に接続して第1のパスラインとし、同じ列に存在する薄膜トランジスタのドレインとなる第2の電極を相互に接続して第2のパスラインとするアクティブマトリクス回路基板において、前記薄膜トランジスタを上記第1の目的を達成することのできる本発明の薄膜トランジスタで構成してなるアクティブマトリクス回路基板により、達成される。

上記第4の目的は、上記第3の目的を達成する

半導体膜である非晶質シリコンと第2、第3 の電極界面でオン電流を大きく制限してはな らない。

条件皿:ゲート電極にオフ信号を与えたときは、 半導体膜である非晶質シリコンと第2、第3 の電視界面で正孔を阻止しなければならない。

本発明では、以下のようにして上記条件を満足 しているので、n型の非晶質シリコンに関連する プロセスを省略しても、従来の非晶質シリコン部 膜トランジスタと同等以上の特性が得られる。

条件Iに対して・チャンネル部の表面を非晶費シリコン膜より抵抗の高い酸化シリコンを含む 膵臓層で被覆しているので、チャネル部の低 抵抗化はない。また、第2、第3の電極を構 成する金具膜の成膜でのシリサイド形成に 前配酸化シリコンを含む糠膜層で阻止されて いるのでシリサイド形成による低抵抗化もない。

条件 II 、 屋に対して:酸化シリコンを含む滞膜層がn型の高抵抗層として増く。本発明では、

この整維層を非晶質シリコン膜の表面に極く 薄く、好ましくは0.5~10naと極めて薄い厚 みで形成することにより、条件Ⅱと条件Ⅲを 濃足させた。すなわち、非晶質シリコン膜が オン状態で低抵抗化しているときは、電流は トンネル電流として酸化シリコンを含む芽膜 層を流れる。それに対しオフ状態で、非晶質 シリコン膜が高抵抗状態にある時には、散化 シリコンを含む存践層は正孔に対するプロッ キング層として働き、オフ電流を小さなもの とする。このような効果は、酸化シリコンを 含む膵臓層にリン等の周期律表中の第V族元 妻を含有せしめて、 n型の性質を強めると一 周大きくなる。ただし、この ¥ 族元素の導入 **出過期に加えると膵臓層自体の抵抗値が低下** するので、これが異常に低下しない程度の適 量にとどめることが望ましい。また、この効 果は、前途のとおり酸化シリコンを含む篠腴 層の厚みを0.5~10mmとした場合が好ましく、 製造プロセスの容易さ、雑誌トランジスタの

特性から、さらに1.0~3.0nmとすることがより行ましい。

なお、酸化シリコンの組成を一般式で示すと、 SiO_x ただし、 $1.5 \le x \le 2$ となるが、実際にはx=1とx=2の混合物、つまりSiOと SiO_x の混合物、その他幾つかのx値(この場合には、 $0 \le x \le 2$)を同時に含む混合系から成る場合が多い。もちろんx=2の SiO_x 単独の場合もあり得る。

(実施好)

突進例 1

以下、本発明の一実施例を第1図~第3図により説明する。

第1図(a)と(b)は本発明を適用した薄膜トランジスタの例を断面図で、間図(o)はドレイン電流 I p^{1/2} ーゲート電圧特性曲線を示したものである。第2図は第1図(a)に示した薄膜トランジスタの製造プロセスを、第3図は第1図(b)に示した薄膜トランジスタの製造プロセスを示したものである。

第1図(a)、(b)において、1はガラス板等の結論性基板を、2はゲート電極として働く第1の電極を、3はゲート絶縁膜を、4は半導体層となるシリコンを主成分とする確膜パターンを、5はドレイン電極として働く第2の電極を、6はソース電極として働く第3の電極を、10はシリコンを主成分とする確膜表面に設けた、酸化シリコンを含む薄膜層あるいは酸化シリコンと周期体表中の第7族元業を含む薄膜層を示す。

以下、第2回 (a) ~ (e) と第3回 (a) ~ (e) により、製造プロセスを説明する。

なお、以下の図面の説明では、例えば工程図 (a)、(b)のように、第2関、第3図共に共 通の場合には図書の説明を省略し、それぞれが異 る場合についてのみ図書を示して説明する。

(a) とガラス板等の絶縁性基板1上に、クロム膜等の金属膜をスパッタリング法等により成膜し、通常のホトエッチング工程を用いて、ゲート電極として着く第1の電極パターン2を形成する。

(b) :プラズマCVD欲により、ゲート絶縁膜

3 として用いるシリコン竅化膜等の絶縁膜と半導体層として用いるアンドープの非晶質シリコン膜 4 を成膜する。

(c):第1図(a)に示した審膜トランジスタの場合には、通常のホトレジスト工程とドライエッチング法を用いて第2図(c)に示すように非晶質シリコン膜よりなる島状パターン4を形成す

第1図(b)に示した確膜トランジスタの場合には、リン酸と硝酸、酢酸、水よりなる40 $^{\circ}$ の処理版に1分間浸渍し、第3図(c)に示すように非晶質シリコン膜4の表層部に酸化シリコン(SiO_{\times} ただし、 $1.5 \le x \le 2$)とわずかなリン(P)を含む確膜層10を形成する。

(d):第1回(a)に示した存譲トランジスタの場合には、リン酸と硝酸、酢酸、水よりなる40℃の処理液に1分間浸液し、第2回(d)に示すように非品質シリコン膜4の表層部に酸化シリコン(S1O*ただし、1.5≤×<2)とわずかなリン(P)を含む痒譲層10を形成する。

第1回(b)に示した確康トランジスタの場合には、通常のホトレジスト工程とドライエッチング法を用いて第3回(d)に示すようにその表層都に審議10を有する非晶質シリコン膜よりなる島状パターン4を形成する。

(a):アルミニウム(A.8) 膜等の金属膜をスパッタリング法等により成膜し、ドレイン電極あるいはソース電極として備く第2、第3の電極5、6を形成する。

以上で、第1図(a)、(b)にに表現した移民のようにして作数した。このようにして作数した。 はいっと のまりにして でいた のまりに でいた の 第1図(c)に、ドレイン電流 I p^{1/2}と が でっと が でん な の 実 が が の を が か と な で 来 例 2 の か 50 倍 の を と 、 従来 例 1 の か 2 倍 、 従来 例 2 の か 50 倍 の を と

酸化層形成のみを目的としているのは、硝酸水 溶液処理、熱酸化処理、プラズマ酸化処理、温水 処理である。各処理の条件を以下に記す。

※硝酸水溶液処理;20%濃度の硝酸水溶液に1分

間浸漬したものに対する結果を示した。 減熱酸化処理;大気中雰囲気で200℃の温度で30 示した。また、しきい質量圧も本発明によるもの が最も低い値を示した。

館2図に示した(d)の工程、あるいは、第3 図に示した(c)の工程により、第1図(a)、 (b) の酸化シリコンとリンを含む奪膜層10を形 成したところが本発明を適用した点である。この 例では、工業光電子分光法で前記像化シリコンを 含む檸醇酒の厚みを推定したところ、1.2~1.5mm と見積られた。この存護層は高抵抗でおるため、 3 na以上にすると、電極部で抵抗をかむようにな り、10mm以上にすると、従来法による薄膜トラン ジスタに比較しても、オン電流が朝限されるよう になる。1mm以下にすると、電極5、6を構成す るアルミニウム(All)と非品質シリコンとの反。 応が生じやすくなり、オン電流が朝限され、オフ 電流も上昇する傾向を示した。従って、処理条件 にもよるが、好ましい酸化シリコンやリンを含む 蒋護暦の厚みは0.5~10nmであり、より好ましく は1.0~3.0nmの範囲といえる.

実施例 2

分の熱酸化処理を施した場合を示した。本実施例では、非晶質シリコン膜の水素脱離の少ない300で以下の温度で熱酸化を行うことにした。雰囲気は酸化性雰囲気であれば良い。

※プラズマ酸化処理;酸素プラズマに 5 分さらした場合を示した。本実施例では、非品質シリコン膜の表面処理を行うプラズマ中に酸素を含む気体、たとえば O₂、O₃、N₂O、H₂O、で O₃等を含んでいれば良い。

※温水処理:70℃の温水に1分間浸液した場合を 示した。このような効果は、50℃以上の温水 を用いることによって得られる。

リンと酸化シリコンを含む薄膜層の形成を目的にしているものは、メリン酸処理、メリン酸処理、 強を含む水溶液による処理である。これらの処理は40℃の温度で行ったが、常温でもさしつかえない。 第4回より、上記した非晶質シリコン膜の が、第4回より、上記した非晶質シリコン膜の が、第4回より、上記した非晶質シリコン膜の が、第4回より、上記した非晶質シリコン膜の が、第4回より、上記した非晶質シリコン膜の が、第4回より、上記した非晶質シリコン膜の が、第4回より、上記した非晶質シリコン膜の が、第4回より、上記した非晶質シリコン膜の が、第4回より、上記した非晶質シリコン膜の が、第4回より、上記した非晶質シリコン膜の が、近極膜トランジスタ(健来例1)と同等以上の 特性を示していることがわかる。特に、リン酸と酸化剤を含む水溶液によって処理したものは従来例1よりもすぐれた特性を示した。関様な効果は、プラズマ酸化処理において、プラズマを構成するガスにV族元素を含む気体、たとえばPH。やAsH、等を含有せしめることによっても得られる。第4関には、オフ電流については示していないが、すべて従来例1と関等以上の特性であった。実施例 3

第5図(a)~(f)に本発明による移膜トランジスタの製造方法の第3の実施例を示す。これは、チャネルの保護膜を形成してから、保護膜に設けたスルーホールを通して第2、第3の電極を形成した場合を示している。以下、工程順に説明する。

(a);ガラス等の絶縁性基板1上に、クロム膜等の金属膜をスパッタリング法等により成膜し、通常のホトエッチング工程を用いて、ゲート電極パターン2を形成する。

(b);プラズマCVD法により、ゲート結縁膜

晶質シリコンに関連する工程を省略しても従来の 稼襲トランジスタと同等以上の特性を得ることが できる。この場合にも、(a)工程において、第 2の実施例で示した各種の表面処理が適用できる。 実施例 4

 3 として用いるシリコン窓化膜等の絶縁溶膜と、 半導体層とするアンドープの非晶質シリコン膜4、 保護膜26とするシリコン窓化膜等の絶縁溶膜を順 次成膜する。

(c):通常のホトレジスト工程とドライエッチ ングを用いて、ゲート絶象膜3と半導体膜4、保 護膜26からなる島状パターン40を形成する。

(d) ; 通常のホトエッチング工程を用いて保護 頭中に第2、第3の電框を設けるためのスルーホ ール45を形成する。

(a);リン酸と硝酸を含む水溶液に1分類浸液し、酸化シリコンとわずかなリンを含む溶膜層10を形成する。

(f);アルミニウム等の金属膜をスパッタリング法等により成蹊し、ドレイン電揺あるいはソース電極として働く第2の電極5と第3の電極6を 形成する。

以上でチャネルの表面を大気にさらすことなく 存譲トランジスタを作数できる。この場合にも、 本発明による (a) 工程の導入により、n型の非

取れるようになる。特に第6図(a)に示した機 造の稼譲トランジスタの特性が著しく向上した。 本施網 5

第7 図は、第 6 図(a)に示した非晶費シリコン稼襲トランジスタより構成したアクティブマトリクス回路基板を用いた液晶表示装置からなる本発明の画像表示装置を形成した実施例の要部を示したものである。第7 図(b)は断面図を示したものである。

特開平2-224254(8)

電復7の対向電復で同じく透明導電膜から構成さ れているもの、22、26はそれぞれ保護膜、24は配 向膜、そして25は空隙に充てんされた被晶を示す。

この資色表示裝置の例は、上記のような構成で カラー表示用のものを示している。また、この表 示装置は、周知のカラー被品表示装置の製造工程 と開機にして容易に製造することができる。

なお、実際の表示装置においては、第7個の標 成の他に周知の画像表示駆動手度として、各種電 低層略製御系及び背面からの照明手段などが設け られているが、これについては省略した。

(発明の効果)

本発明によれば、ドレイン電極、ソース電極の 電気的接触に用いるn型のシリコン非膜に関連し たプロセスを省略しても、従来の辞膜トランジス タと両等以上の特性が得られるので、製造工程数 を削減できるとともに、n型のシリコン存譲に関 速したプロセス(成膜および加工プロセス)にお ける不良を無くすことができる効果がある。

従って、本務明による薄膜トランジスタにより

4.図面の簡単な説明

多大である。

第1回は本発明の一実施例を示す 篠膜トランジ スタの断面間、第2間と第3回、第5回は本発明 による非膜トランジスタの製造プロセスの実施例。 第4因は本発明の効果を示すグラフ、第6因は本 発明の他の実施例を示す蒋謨トランジスタの新画 図、第7回(8)は本発明による液晶表示装置の 一実施例を示す平面圏、第7阕(b)はその斯面 図、第8関は従来技術を説明する工程図である。

構成されたアクティブマトリクス回路基板、しい

ては、これを用いて構成した関像表示義素では、

工程数を削減するとともに高歩倒りを実現するこ

とができ、この技術分野の発展に寄与するところ

1…結算性基板(ガラス板)

2…第1の電板 (ゲート電板)

3…ゲート絶縁膜

4 …半導体存譲(シリコン存膜)

5…第2の電極 (ドレイン電視)

6…第3の覚極(ソース電極)

7 … 表示画素電極

10…酸化シリコンあるいは酸化シリコンと展類律 表第7族元素を含む薄膜層

20 … 偏光板

21…カラーフィルタ

23…対向電極


25…被品

70…アクティブマトリクス回路基板


22、26…保護鱒


50、51、61… n 型のシリコン薄膜

代理人弁理士




特開平2-224254(9)






第 3

第 2 図




第 4 図





第 5 図・

特開平2-224254 (10)



第 6 図





特陽平2-224254 (11)

	_	nt. C	1.5	1/136 29/784		識別配号 5 0 0		庁内整理番号 7370-2H	•
•	⑫発	朔	者	類	富	美	文	神奈川県横浜市戸塚区吉田町292番地 所生産技術研究所内	株式会社日立製作
	個発	明	者	釰	持	秋	広	神奈川県横浜市戸塚区吉田町292番地所生産技術研究所内	株式会社日立製作